姜伟雄，同济大学电子与信息工程学院助理教授。2017年获哈尔滨工业大学电磁场与无线技术专业学士学位，2022年获中国科学院大学微电子学与固体电子学专业博士学位。
博士毕业后先后任职于华为海思图灵架构部与蔚来汽车自动驾驶芯片开发部，从事GPU与NPU的架构定义、关键模块论证、方案设计、RTL开发及性能建模等工作，系统覆盖数字芯片前端核心岗位中的架构、建模与设计三大方向，积累了丰富的工业界实战经验，充分了解工业界对人才的需求。2025年7月加入同济大学。
近五年来在TCAD、TCAS-I、TCAS-II、TVLSI、DAC等集成电路领域高水平期刊与会议上发表论文十余篇，其中以第一作者/通讯作者发表6篇，拥有国际授权专利2项。
小红书：同济大学做AI芯片的姜伟雄
课题组主页：https://tju-opentpu.feishu.cn/wiki/UmSNwezqTi0y6gkG8L0cEwl4n1f
个人主页：jiangwx.github.io
欢迎有意报考的同学（硕士/博士均可）加入飞书实习、观摩。
研究方向
端侧大语言模型处理器（LPU）全栈设计，具体包括：推理框架、算子设计与优化、架构设计与探索、微架构设计与优化、软硬件协同设计。
指导理念
1.方法论先行，理论与实践螺旋上升：进组后首先系统学习一套贯穿代码编写、论文写作、方案设计的通用方法论，再通过日常科研工作将其内化——类似于训练大模型：先搭建良好的算法架构（方法论），再以充足的数据（实际项目）持续训练。
2.面向产业需求，培养全栈能力：业务能力即对LPU全栈的理解，包括推理框架、算子设计与优化、架构设计与探索、微架构设计与优化、软硬件协同设计；通用低阶能力包括写Verilog代码、C++、基于UVM框架做芯片验证；通用高阶能力包括抽象、演绎与系统思维，自上而下结构化表达的意识。这些能力是科研、创新能力的底层能力。
3.有组织科研，集中力量办大事：课题组围绕LPU全栈开展研究，各位同学紧密协作共同维护一个LPU全栈作为科研平台，每位同学负责其中一个关键模块进行深度优化，而非各自孤立地推进看似相关的小课题。
4.渐进式培养，因材施教：调试代码/做UVM验证 → 独立编写C++/Verilog代码 → 撰写小模块方案（如浮点数累加树） → 撰写中模块方案（如浮点数张量处理器） → 撰写大模块方案（如完整LPU） → 主导另一核心模块（如推理框架、算子库或架构探索）。由浅入深，逐步构建对LPU全流程的深度理解。真正做到培养学生，而不是让学生自学。
沟通机制
每周一次全体组会对齐进度；日常不定期技术组会（方案串讲、方案讨论、代码检视）及一对一答疑，确保遇到问题能及时解决。
实习与就业
课题组高度重视学生的职业发展，学生读研读博就是为了找份好工作。
1.就业辅导：包括简历修改、模拟面试等；表现优秀者可获大厂核心部门内推机会。期待在我的指导下，有学生能够斩获大厂人才计划。
2.实习安排：课题组与两家芯片大厂建有实习生合作关系，表现优秀者可直接内推，工作内容质量有保障，远优于自行寻找的普通实习。未满足毕业要求前，原则上不允许自行外出实习；满足毕业要求后充分放行。
奖项
1.DAC-SDC’21冠军（神经网络加速器领域Top竞赛，全球116支队伍，所有指标均第一）
2.DAC-SDC’20亚军
3.2021年，中国电子学会集成电路奖学金一等奖
文章
1.Weixiong Jiang, Heng Yu, Yajun Ha: A High-Throughput Full-Dataflow MobileNetv2 Accelerator on Edge FPGA. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. 42(5): 1532-1545 (2023)
2.Weixiong Jiang, Heng Yu, Fupeng Chen, Yajun Ha: AOS: An Automated Overclocking System for High-Performance CNN Accelerator Through Timing Delay Measurement on FPGA. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. 42(9): 2952-2965 (2023)
3.Weixiong Jiang, Heng Yu, Hongtu Zhang, Yuhao Shu, Rui Li, Jian Chen, Yajun Ha: FODM: A Framework for Accurate Online Delay Measurement Supporting All Timing Paths in FPGA. IEEE Trans. Very Large Scale Integr. Syst. 30(4): 502-514 (2022)
4.Weixiong Jiang, Heng Yu, Xinzhe Liu, Hao Sun, Rui Li, Yajun Ha: TAIT: One-Shot Full-Integer Lightweight DNN Quantization via Tunable Activation Imbalance Transfer. DAC 2021: 1027-1032
5.Weixiong Jiang, Rui Li, Heng Yu, Yajun Ha: An Accurate FPGA Online Delay Monitor Supporting All Timing Paths. ISCAS 2020: 1-5
6. Rui Li, Lin Li, Heng Yu, Masahiro Fujita,Weixiong Jiang*, Yajun Ha*: RefSCAT-2.0: Formal Verification of Large-Scale Optimized Multipliers via Quantum-Inspired Ant Colony Optimization-Based Reference Generation. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. 44(12): 4828-4841 (2025)
7. Hao Sun, Xinzhe Liu, Qi Deng, Weixiong Jiang, Shaobo Luo, Yajun Ha: Efficient FPGA Implementation of K-Nearest-Neighbor Search Algorithm for 3D LIDAR Localization and Mapping in Smart Vehicles. IEEE Trans. Circuits Syst. II Express Briefs 67-II(9): 1644-1648 (2020)
8. Hongtu Zhang, Yuhao Shu, Weixiong Jiang, Zihan Yin, Wenfeng Zhao, Yajun Ha: A 55nm, 0.4V 5526-TOPS/W Compute-in-Memory Binarized CNN Accelerator for AIoT Applications. IEEE Trans. Circuits Syst. II Express Briefs 68(5): 1695-1699 (2021)
9. Jian Chen, Wenfeng Zhao, Yuqi Wang, Yuhao Shu, Weixiong Jiang, Yajun Ha: A Reliable 8T SRAM for High-Speed Searching and Logic-in-Memory Operations. IEEE Trans. Very Large Scale Integr. Syst. 30(6): 769-780 (2022)
10. Fupeng Chen, Heng Yu, Weixiong Jiang, Yajun Ha: Quality Optimization of Adaptive Applications via Deep Reinforcement Learning in Energy Harvesting Edge Devices. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. 41(11): 4873-4886 (2022)
11. Qi Deng, Hao Sun, Yuhao Shu, Jianzhong Xiao, Weixiong Jiang, Hui Wang, Yajun Ha: An Energy-Efficient and Real-Time FPGA-Based Point Cloud Registration Framework with Ultra-Fast and Configurable Multi-Mode Correspondence Search. ACM Trans. Reconfigurable Technol. Syst. 18(4): 49:1-49:30 (2025)
12. Shijie Meng, Qi Deng, Weixiong Jiang, Jinjie Huang, Hao Sun, Yajun Ha: An FPGA-Based Real-Time Loop Closure Detection Framework With Ultra-Fast Descriptor Generator. IEEE Trans. Circuits Syst. I Regul. Pap. 72(11): 7002-7015 (2025)
13. Shen Zhang, Bin Ning, Guangyao Yan, Xinzhe Liu, Weixiong Jiang, Yajun Ha: QuantTPM: Efficient Mixed-Precision Quantization Framework for Tractable Probabilistic Models. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. 44(9): 3504-3517 (2025)
14. Junge Xu, Fan Zhang, Wenguang Jin, Kun Yang, Zeke Wang, Weixiong Jiang, Yajun Ha: A Deep Investigation on Stealthy DVFS Fault Injection Attacks at DNN Hardware Accelerators. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. 44(1): 39-51 (2025)
15. Jingjin Li, Weixiong Jiang, Yuting He, Qingyu Yang, Anqi Gao, Yajun Ha, Ender Özcan, Ruibin Bai, Tianxiang Cui, Heng Yu: FiDRL: Flexible Invocation-Based Deep Reinforcement Learning for DVFS Scheduling in Embedded Systems. IEEE Trans. Computers 74(1): 71-85 (2025)
